TP 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi[kembali]

Percobaan 1 Kondisi 2

Buatlah Rangkaian Seperti Percobaan 1 menggunakan D-flipflop dan output menjadi 7-Segmen Common Anoda

2. Rangkaian Simulasi[kembali]

Gambar Rangkaian :

Setelah Disimulasikan :

3. Video Simulasi[kembali]

4. Prinsip Kerja[kembali]

Rangkaian ini berfungsi sebagai pencacah biner 4-bit dengan output berupa angka desimal yang ditampilkan pada 7-segment common anode. Saklar (SW1-SW7) memberikan input logika untuk mengendalikan operasi flip-flop JK (74LS112), yang bekerja berdasarkan sinyal clock dan kombinasi input J serta K untuk menghasilkan kondisi toggle pada setiap pulsa clock. Flip-flop dirangkai secara berurutan sehingga membentuk ripple counter, di mana output dari setiap flip-flop (Q) menjadi input clock untuk flip-flop berikutnya, menghasilkan output biner 4-bit. Output ini kemudian diolah oleh IC driver 7-segment (74LS47), yang mengonversinya menjadi sinyal pengendali untuk menyalakan segmen-segmen pada 7-segment display sesuai dengan angka desimal yang merepresentasikan nilai biner tersebut. 

5. Link Download[kembali]

simulasi rangkaian klik disini
Video Simulasi klik disini
Datasheet Seven Segment Klik Disini
Datasheet IC 74LS90 klik disini
Datasheet IC 74LS47 klik disini
Datasheet IC 7493 klik disini
Datasheet Logicprobe klik disini
Datasheet LED klik disini

Datasheet AND 4073 klik disini

Link Datasheet NOT klik disini