LA Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Panel DL 2203C  
2. Panel DL 2203D  
3. Panel DL 2203S 

                                      

                                                                            4. Jumper

1. 

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

    Rangkaian ini adalah rangkaian Counter yang dibuat menggunakan 4 buat Flip Flop yang dirangkai secara Asyncronous yang mana clock sumber hanya akan dihubungkan ke FlipFlop pertama, dan untuk outputnya akan dihubungkan ke Clock pada Flip Flop selanjutnya hal ini berlangsung sampai ke flop flop yang terakhir, untuk Flip Flop yang digunakan adalah J-K FF yang dibentuk secara TFlipFlop / penyederhanaan dari JKFF, karena flip flop bekerja saat falling jadi frekuensi output hanya akan bernilai setengah dari frekuensi inputnya

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

     Percobaan 1

1. Analisa Output yang dihasilkan tiap tiap kondisi! apakah hasil yang didapatkan sudah sesuai dengan teori! jelaskan!

untuk data output sesuai dengan teori?

Kondisi 1

B3--B6=0 ; B0,B2=1 ; B1=X

Input data diberikan secara paralel ke register melalui jalur D3-D0 (diatur oleh B3-B6 = 0).

Data dari input paralel akan langsung dipindahkan ke register Q3-Q0 pada pulsa clock pertama.

Hasil sesuai dengan teori mode Serial in Serial OUT (SISO)

Kondisi 2

B3--B6=0 ; B0=1 ; B1=x ; B2=↓

Sama seperti percobaan 1, input paralel dari B3-B6 akan dimasukkan ke register pada tepi negatif clock.

Karena arah shifting tidak relevan dalam paralel mode, register langsung mencerminkan input paralel.

Hasil sesuai dengan teori mode Serial in Parallel Output (SIPO).

Kondisi 3

B3-B6 = 1001: Input paralel diberikan, yaitu: $$D3 = 1, \, D2 = 0, \, D1 = 0, \, D0 = 1$$B1 = 0, B0 = 1, B2 = 1

Input paralel diaktifkan (B3-B6 = 1001), tetapi karena B2 = 1 (shift kanan) dan input serial digunakan (B1 = 0), operasi shifting akan terjadi setelah register pertama kali diisi dengan nilai paralel.

Pada pulsa clock pertama, nilai 1001 (B3-B6) akan dimasukkan ke register (Q3-Q0) sebagai nilai awal.

Setelah itu, operasi shifting akan bergeser ke kanan, dengan nilai 0 (B1) masuk secara serial.

Register mulai dengan nilai paralel 1001 dan kemudian bergeser ke kanan dengan 0 masuk secara serial.

2.Analisalah pengaruh gerbang and pada rangkaian. Jika inputn clock langsung dihubungkan ke flip flop dan tidak menggunakan gerbang and, kira kira bagaimana outputnya? apakah sama? Analisalah hal tersebut!

Pada rangkaian shift register yang menggunakan gerbang AND untuk mengontrol sinyal clock yang masuk ke flip-flop.Outputnya tidak akan sama jika tidak menggunakan gerbang AND.

Tanpa gerbang AND, shifting akan terjadi tanpa kontrol, menyebabkan output berbeda dan sering kali salah dibandingkan dengan rangkaian yang menggunakan gerbang AND. Gerbang AND memastikan shifting dilakukan pada waktu yang tepat dan sesuai dengan desain logika rangkaian.

7. Link Download [Kembali]

    Rangkaian Proteus klik disini

    Video Simulasi klik disini

    HTML klik disini

    Datasheet Switch klik disini

    Datasheet IC 7474 klik disini

    Datasheet IC 74LS112 klik disini

    Datasheet SPDT klik disini

    Datasheet Switch klik disini